聯系人:吳先生
電 話:186-0628-6018
郵 箱:xjwu@xbpmew.cn
微 信:18606286018
QQ :572946763
從電路提取得到的是反映版圖位置、沒有連接關系、平面化的單元電路圖,是無法理解原芯片的模塊功能和設計理念的,將這類單元電路圖進行電路整理,分兩類:(1)平面化電路圖整理:通過對連接關系、模塊功能、數字門級的整理,可以得到反映芯片原始設計思想、便于理解的平面化電路圖;(2)層次化電路圖整理:在平面化電路圖的基礎上,對各模塊按功能進行層次化整理,得到的層次化電路圖易于理解,可利用仿真軟件對層次化整理的電路圖進行仿真、驗證功能。電路整理的數據與Cadence Virtuoso 6.1版本以上百分之兼容,數據導入后,可直接進行閱讀和編輯,以及后續的仿真、驗證工作。